Microprocessadors AM3352BZCZA100 – MPU MPU ARM Cortex-A8

• Processador RISC Sitara™ ARM® Cortex® -A8 de 32 bits de fins a 1 GHz

– Coprocessador NEON™ SIMD

– 32 KB d'instruccions L1 i 32 KB de memòria cau de dades amb detecció d'errors individuals (paritat)

– 256 KB de memòria cau L2 amb codi corrector d'errors (ECC)

– 176 KB de ROM d'arrencada integrada al xip

– 64 KB de RAM dedicada

– Emulació i depuració – JTAG

– Controlador d'interrupcions (fins a 128 sol·licituds d'interrupció)

• Memòria integrada en un xip (RAM L3 compartida)

– 64 KB de RAM de controlador de memòria integrat en xip (OCMC) d'ús general

– Accessible a tots els mestres

– Admet la retenció per a un despertador ràpid

• Interfícies de memòria externa (EMIF)

– Controlador mDDR(LPDDR), DDR2, DDR3, DDR3L:

– mDDR: rellotge de 200 MHz (velocitat de dades de 400 MHz)

– DDR2: rellotge de 266 MHz (velocitat de dades de 532 MHz)

– DDR3: rellotge de 400 MHz (velocitat de dades de 800 MHz)

– DDR3L: rellotge de 400 MHz (velocitat de dades de 800 MHz)

– Bus de dades de 16 bits

– 1 GB d'espai adreçable total

– Admet configuracions de dispositiu de memòria x16 o dues x8

– Controlador de memòria d'ús general (GPMC)

– Interfície de memòria asíncrona flexible de 8 i 16 bits amb fins a set seleccions de xip (NAND, NOR, Muxed-NOR, SRAM)

– Utilitza codi BCH per admetre ECC de 4, 8 o 16 bits

– Utilitza codi Hamming per suportar ECC d'1 bit

– Mòdul de localització d'errors (ELM)

– S'utilitza conjuntament amb el GPMC per localitzar adreces d'errors de dades a partir de polinomis de síndrome generats mitjançant un algorisme BCH

– Admet la ubicació d'errors de bloc de 4, 8 i 16 bits per cada 512 bytes basada en algoritmes BCH

• Subsistema d'unitats programables en temps real i subsistema de comunicació industrial (PRU-ICSS)

– Admet protocols com ara EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™ i més

– Dues unitats programables en temps real (PRU)

– Processador RISC de càrrega/emmagatzematge de 32 bits capaç de funcionar a 200 MHz

– 8 KB de RAM d'instruccions amb detecció d'error únic (paritat)

– 8 KB de RAM de dades amb detecció d'errors individuals (paritat)

– Multiplicador de cicle únic de 32 bits amb acumulador de 64 bits

– El mòdul GPIO millorat proporciona suport per a canvis d'entrada/sortida i bloqueig paral·lel en senyal extern

– 12 KB de RAM compartida amb detecció d'errors individuals (paritat)

– Tres bancs de registre de 120 bytes accessibles per cada PRU

– Controlador d'interrupcions (INTC) per gestionar els esdeveniments d'entrada del sistema

– Bus d'interconnexió local per connectar mestres interns i externs als recursos dins del PRU-ICSS

– Perifèrics dins del PRU-ICSS:

– Un port UART amb pins de control de flux, admet fins a 12 Mbps

– Un mòdul de captura millorada (eCAP)

– Dos ports Ethernet MII que admeten Ethernet industrial, com ara EtherCAT

– Un port MDIO

• Mòdul d'alimentació, reinici i gestió del rellotge (PRCM)

– Controla l'entrada i sortida dels modes d'espera i de repòs profund

– Responsable de la seqüenciació de son, la seqüenciació d'apagada del domini d'energia, la seqüenciació de despertador i la seqüenciació d'encesa del domini d'energia

– Rellotges

– Oscil·lador d'alta freqüència integrat de 15 a 35 MHz que s'utilitza per generar un rellotge de referència per a diversos rellotges de sistema i perifèrics

– Admet el control individual d'activació i desactivació del rellotge per a subsistemes i perifèrics per facilitar la reducció del consum d'energia

– Cinc ADPLL per generar rellotges de sistema (subsistema MPU, interfície DDR, USB i perifèrics [MMC i SD, UART, SPI, I2C], L3, L4, Ethernet, GFX [SGX530], rellotge de píxels LCD)

– Poder

– Dos dominis d'alimentació no commutables (rellotge en temps real [RTC], lògica d'activació [WAKEUP])

– Tres dominis d'alimentació commutables (subsistema MPU [MPU], SGX530 [GFX], perifèrics i infraestructura [PER])

– Implementa SmartReflex™ Classe 2B per a l'escalat de voltatge del nucli basat en la temperatura del dau, la variació del procés i el rendiment (escalat de voltatge adaptatiu [AVS])

– Escalat dinàmic de freqüència de voltatge (DVFS)

• Rellotge en temps real (RTC)

– Informació de data (dia-mes-any-dia de la setmana) i hora (hores-minuts-segons) en temps real

– Oscil·lador intern de 32,768 kHz, lògica RTC i LDO intern d'1,1 V

– Entrada independent de reinici encès (RTC_PWRONRSTn)

– Pin d'entrada dedicat (EXT_WAKEUP) per a esdeveniments de despertador extern

– L'alarma programable es pot utilitzar per generar interrupcions internes al PRCM (per a la reactivació) o al Cortex-A8 (per a la notificació d'esdeveniments)

– L'alarma programable es pot utilitzar amb una sortida externa (PMIC_POWER_EN) per habilitar el circuit integrat de gestió d'energia per restaurar els dominis d'alimentació que no són RTC

• Perifèrics

– Fins a dos ports USB 2.0 DRD (dispositiu de doble funció) d'alta velocitat amb PHY integrat

– Fins a dues MAC Gigabit Ethernet industrials (10, 100, 1000 Mbps)

– Interruptor integrat

– Cada MAC admet interfícies MII, RMII, RGMII i MDIO

– Els MAC i els commutadors Ethernet poden funcionar independentment d'altres funcions

– Protocol de temps de precisió IEEE 1588v1 (PTP)

– Fins a dos ports de xarxa d'àrea de controlador (CAN)

– Admet CAN versió 2 parts A i B

– Fins a dos ports sèrie d'àudio multicanal (McASP)

– Rellotges de transmissió i recepció de fins a 50 MHz

– Fins a quatre pins de dades sèrie per port McASP amb rellotges TX i RX independents

– Admet multiplexació per divisió de temps (TDM), so inter-IC (I2S) i formats similars

– Admet la transmissió d'interfície d'àudio digital (formats SPDIF, IEC60958-1 i AES-3)

– Memòries intermèdies FIFO per a transmissió i recepció (256 bytes)

– Fins a sis UART

– Tots els UART admeten els modes IrDA i CIR

– Tots els UART admeten control de flux RTS i CTS

– UART1 admet el control total del mòdem

– Fins a dues interfícies sèrie McSPI mestre i esclau

– Fins a dues seleccions de xips

– Fins a 48 MHz

– Fins a tres ports MMC, SD, SDIO

– Modes MMC, SD i SDIO d'1, 4 i 8 bits

– L'MMCSD0 té un rail d'alimentació dedicat per a un funcionament d'1,8 V o 3,3 V

– Velocitat de transferència de dades de fins a 48 MHz

– Admet la detecció de targetes i la protecció contra escriptura

– Compleix amb les especificacions MMC4.3, SD, SDIO 2.0

– Fins a tres interfícies mestre i esclau I2C

– Mode estàndard (fins a 100 kHz)

– Mode ràpid (fins a 400 kHz)

– Fins a quatre bancs de pins d'E/S d'ús general (GPIO)

– 32 pins GPIO per banc (multiplexats amb altres pins funcionals)

– Els pins GPIO es poden utilitzar com a entrades d'interrupció (fins a dues entrades d'interrupció per banc)

– Fins a tres entrades d'esdeveniments DMA externes que també es poden utilitzar com a entrades d'interrupció

– Vuit temporitzadors d'ús general de 32 bits

– DMTIMER1 és un temporitzador d'1 ms que s'utilitza per als ticks del sistema operatiu (SO).

– DMTIMER4–DMTIMER7 estan desconnectats

– Un temporitzador de vigilància

– Motor gràfic 3D SGX530

– Arquitectura basada en tessel·les que ofereix fins a 20 milions de polígons per segon

– El motor Universal Scalable Shader (USSE) és un motor multifil que incorpora la funcionalitat de shader de píxels i vèrtexs.

– Conjunt de funcions avançades de shader superiors a les de Microsoft VS3.0, PS3.0 i OGL2.0

– Compatibilitat amb l'API estàndard de la indústria per a Direct3D Mobile, OGL-ES 1.1 i 2.0, i OpenMax

– Commutació de tasques, equilibri de càrrega i gestió d'energia amb granularitat precisa

– Operació basada en DMA de geometria avançada per a una interacció mínima de la CPU

– Antialiàsing d'imatges d'alta qualitat programable

– Adreçament de memòria completament virtualitzat per al funcionament del sistema operatiu en una arquitectura de memòria unificada

• Perifèrics per a jocs

• Automatització domèstica i industrial

• Aparells mèdics de consum

• Impressores

• Sistemes de peatge intel·ligents

• Màquines expenedores connectades

• Balances

• Consoles educatives

• Joguines avançades