Microprocessadors AM3352BZCZA100 – MPU ARM Cortex-A8 MPU

• Processador RISC de 32 bits Sitara™ ARM® Cortex® -A8 de fins a 1 GHz

– Coprocessador NEON™ SIMD

- 32 KB d'instrucció L1 i 32 KB de memòria cau de dades amb detecció d'un sol error (paritat)

- 256 KB de memòria cau L2 amb codi de correcció d'errors (ECC)

– 176 KB de ROM d'arrencada en xip

– 64 KB de RAM dedicada

– Emulació i depuració – JTAG

- Controlador d'interrupcions (fins a 128 sol·licituds d'interrupció)

• Memòria al xip (RAM L3 compartida)

– 64 KB de RAM del controlador de memòria en xip (OCMC) de propòsit general

– Accessible a tots els màsters

- Admet la retenció per a un despertar ràpid

• Interfícies de memòria externa (EMIF)

– Controlador mDDR(LPDDR), DDR2, DDR3, DDR3L:

– mDDR: rellotge de 200 MHz (velocitat de dades de 400 MHz)

– DDR2: rellotge de 266 MHz (taxa de dades de 532 MHz)

– DDR3: rellotge de 400 MHz (velocitat de dades de 800 MHz)

– DDR3L: rellotge de 400 MHz (velocitat de dades de 800 MHz)

– Bus de dades de 16 bits

– 1 GB d'espai adreçable total

- Admet una configuració de dispositiu de memòria x16 o dues x8

- Controlador de memòria de propòsit general (GPMC)

- Interfície de memòria asíncrona flexible de 8 bits i 16 bits amb fins a set seleccions de xip (NAND, NOR, Muxed-NOR, SRAM)

– Utilitza el codi BCH per admetre ECC de 4, 8 o 16 bits

– Utilitza codi Hamming per admetre ECC d'1 bit

- Mòdul de localització d'errors (ELM)

– S'utilitza conjuntament amb el GPMC per localitzar adreces d'errors de dades de polinomis de síndrome generats mitjançant un algorisme BCH

- Admet 4, 8 i 16 bits per ubicació d'error de bloc de 512 bytes basat en algorismes BCH

• Subsistema d'unitats programables en temps real i subsistema de comunicacions industrials (PRU-ICSS)

- Admet protocols com EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™ i més

- Dues unitats programables en temps real (PRU)

- Processador RISC de càrrega/emmagatzematge de 32 bits capaç d'executar-se a 200 MHz

- 8 KB de RAM d'instruccions amb detecció d'un sol error (paritat)

- 8 KB de memòria RAM de dades amb detecció d'un sol error (paritat)

– Multiplicador de 32 bits d'un sol cicle amb acumulador de 64 bits

- El mòdul GPIO millorat proporciona suport de canvi d'entrada/sortida i tancament paral·lel al senyal extern

- 12 KB de RAM compartida amb detecció d'un sol error (paritat)

– Tres bancs de registre de 120 bytes accessibles per cada PRU

– Controlador d'interrupcions (INTC) per a la gestió d'esdeveniments d'entrada del sistema

– Bus d'interconnexió local per connectar mestres interns i externs als recursos dins del PRU-ICSS

– Perifèrics dins del PRU-ICSS:

- Un port UART amb pins de control de flux, admet fins a 12 Mbps

– Un mòdul de captura millorada (eCAP).

– Dos ports Ethernet MII que admeten Ethernet industrial, com ara EtherCAT

- Un port MDI

• Mòdul de gestió d'alimentació, restabliment i rellotge (PRCM).

- Controla l'entrada i la sortida dels modes d'espera i de son profund

- Responsable de la seqüenciació del son, la seqüenciació d'apagat del domini d'alimentació, la seqüenciació de despertador i la seqüenciació d'encesa del domini d'alimentació

– Rellotges

– Oscil·lador d'alta freqüència integrat de 15 a 35 MHz que s'utilitza per generar un rellotge de referència per a diversos rellotges de sistemes i perifèrics

- Admet el control d'activació i desactivació del rellotge individual per a subsistemes i perifèrics per facilitar la reducció del consum d'energia

- Cinc ADPLL per generar rellotges del sistema (subsistema MPU, interfície DDR, USB i perifèrics [MMC i SD, UART, SPI, I 2C], L3, L4, Ethernet, GFX [SGX530], LCD Pixel Clock)

– Poder

- Dos dominis de potència no commutables (rellotge en temps real [RTC], lògica de despertar [WAKEUP])

- Tres dominis d'alimentació commutables (subsistema MPU [MPU], SGX530 [GFX], perifèrics i infraestructura [PER])

– Implementa SmartReflex™ Classe 2B per a l'escala de voltatge del nucli basat en la temperatura de la matriu, la variació del procés i el rendiment (Adaptive Voltage Scaling [AVS])

- Escalat dinàmic de freqüència de voltatge (DVFS)

• Rellotge en temps real (RTC)

- Informació en temps real de la data (dia-mes-any-dia de la setmana) i hora (hores-minuts-segons)

– Oscil·lador intern de 32,768 kHz, lògica RTC i LDO intern d'1,1 V

– Entrada d'encesa-reinici independent (RTC_PWRONRSTn).

- Pin d'entrada dedicat (EXT_WAKEUP) per a esdeveniments d'activació externs

- L'alarma programable es pot utilitzar per generar interrupcions internes al PRCM (per despertar) o Cortex-A8 (per a la notificació d'esdeveniments)

- L'alarma programable es pot utilitzar amb una sortida externa (PMIC_POWER_EN) per habilitar l'IC de gestió d'energia per restaurar dominis d'alimentació no RTC

• Perifèrics

- Fins a dos ports USB 2.0 DRD d'alta velocitat (dispositiu de doble funció) amb PHY integrat

- Fins a dos MAC Gigabit Ethernet industrials (10, 100, 1000 Mbps)

- Interruptor integrat

- Cada MAC admet interfícies MII, RMII, RGMII i MDIO

– Els MAC Ethernet i el commutador poden funcionar independentment d'altres funcions

- IEEE 1588v1 Precision Time Protocol (PTP)

– Fins a dos ports de xarxa d'àrea de controlador (CAN).

- Admet la versió 2 de CAN Parts A i B

- Fins a dos ports sèrie d'àudio multicanal (McASP)

- Transmetre i rebre rellotges de fins a 50 MHz

– Fins a quatre pins de dades en sèrie per port McASP amb rellotges TX i RX independents

- Admet multiplexació per divisió de temps (TDM), so inter-IC (I2S) i formats similars

- Admet la transmissió d'interfície d'àudio digital (formats SPDIF, IEC60958-1 i AES-3)

- Buffers FIFO per a la transmissió i la recepció (256 bytes)

– Fins a sis UART

- Tots els UART admeten els modes IrDA i CIR

- Tots els UART admeten el control de flux RTS i CTS

- UART1 admet el control complet del mòdem

– Fins a dues interfícies sèrie McSPI mestre i esclau

- Fins a dues seleccions de xip

– Fins a 48 MHz

– Fins a tres ports MMC, SD, SDIO

– Modes MMC, SD i SDIO d'1, 4 i 8 bits

– MMCSD0 té un carril d'alimentació dedicat per a un funcionament d'1,8-V o 3,3-V

– Velocitat de transferència de dades de fins a 48 MHz

- Admet la detecció de targetes i la protecció contra escriptura

– Compleix amb les especificacions MMC4.3, SD, SDIO 2.0

– Fins a tres interfícies mestres i esclaus I 2C

- Mode estàndard (fins a 100 kHz)

- Mode ràpid (fins a 400 kHz)

– Fins a quatre bancs de pins d'E/S de propòsit general (GPIO).

– 32 pins GPIO per banc (multiplexat amb altres pins funcionals)

- Els pins GPIO es poden utilitzar com a entrades d'interrupció (fins a dues entrades d'interrupció per banc)

– Fins a tres entrades d'esdeveniments DMA externes que també es poden utilitzar com a entrades d'interrupció

– Vuit temporitzadors de propòsit general de 32 bits

– DMTIMER1 és un temporitzador d'1 ms que s'utilitza per a ticks del sistema operatiu (SO).

– DMTIMER4–DMTIMER7 estan fixats

- Un temporitzador de vigilant

– Motor de gràfics 3D SGX530

– Arquitectura basada en rajoles que ofereix fins a 20 milions de polígons per segon

- Universal Scalable Shader Engine (USSE) és un motor multiprocés que incorpora la funcionalitat de Pixel i Vertex Shader

- Conjunt de funcions d'ombrejat avançat en excés de Microsoft VS3.0, PS3.0 i OGL2.0

- Suport de l'API estàndard de la indústria de Direct3D Mobile, OGL-ES 1.1 i 2.0 i OpenMax

- Canvi de tasques detallats, equilibri de càrrega i gestió d'energia

– Operació impulsada per DMA de geometria avançada per a una interacció mínima amb la CPU

- Anti-aliasing d'imatges d'alta qualitat programable

– Adreçament de memòria totalment virtualitzat per al funcionament del sistema operatiu en una arquitectura de memòria unificada

• Perifèrics de joc

• Domòtica i Industrial

• Electrodomèstics de consum

• Impressores

• Sistemes de peatge intel·ligents

• Màquines expenedores connectades

• Balances

• Consoles educatives

• Joguines avançades