LCMXO2-2000HC-4BG256C FPGA – Matriu de porta programable de camp 2112 LUTs 207 IO 3,3 V 4 velocitats
♠ Descripció del producte
| Atribut del producte | Valor de l'atribut |
| Fabricant: | Enreixat |
| Categoria del Producte: | FPGA - Matriu de porta programable de camp |
| RoHS: | Detalls |
| Sèrie: | LCMXO2 |
| Nombre d'elements lògics: | 2112 LE |
| Nombre d'E/S: | 206 E/S |
| Tensió d'alimentació - Mínima: | 2.375 V |
| Tensió d'alimentació - Màx.: | 3,6 V |
| Temperatura mínima de funcionament: | 0 C |
| Temperatura màxima de funcionament: | + 85 C |
| Velocitat de dades: | - |
| Nombre de transceptors: | - |
| Estil de muntatge: | SMD/SMT |
| Paquet / caixa: | CABGA-256 |
| Embalatge: | Safata |
| Marca: | Enreixat |
| RAM distribuïda: | 16 kbit |
| Bloc RAM incrustat - EBR: | 74 kbit |
| Freqüència màxima de funcionament: | 269 MHz |
| Sensible a la humitat: | Sí |
| Nombre de blocs de matriu lògica - LAB: | 264 LAB |
| Corrent de subministrament d'operació: | 4,8 mA |
| Tensió d'alimentació de funcionament: | 2,5 V/3,3 V |
| Tipus de Producte: | FPGA - Matriu de porta programable de camp |
| Quantitat de paquet de fàbrica: | 119 |
| Subcategoria: | Circuits integrats lògics programables |
| Memòria total: | 170 kbit |
| Nom comercial: | MachXO2 |
| Unitat de pes: | 0,429319 oz |
1. Arquitectura lògica flexible
• Sis dispositius amb 256 a 6864 LUT4 i 18 a 334 E/S Dispositius d'ultra baixa potència
• Procés avançat de baixa potència de 65 nm
• Potència d'espera de fins a 22 µW
• E/S diferencials programables de baix swing
• Mode d'espera i altres opcions d'estalvi d'energia 2. Memòria incrustada i distribuïda
• RAM de blocs incrustats sysMEM™ de fins a 240 kbits
• RAM distribuïda de fins a 54 kbits
• Lògica de control FIFO dedicada
3. Memòria flash d'usuari al xip
• Fins a 256 kbits de memòria flash d'usuari
• 100.000 cicles d'escriptura
• Accessible mitjançant interfícies WISHBONE, SPI, I2 C i JTAG
• Es pot utilitzar com a processador suau PROM o com a memòria Flash
4. E/S sincrònica de font pre-dissenyada
• Registres DDR a les cèl·lules d'E/S
• Lògica d'engranatges dedicada
• Gearing 7:1 per a E/S de pantalla
• DDR genèric, DDRX2, DDRX4
• Memòria dedicada DDR/DDR2/LPDDR amb suport DQS
5. Buffer d'E/S flexible d'alt rendiment
• La memòria intermèdia programable sysIO™ admet una àmplia gamma d'interfícies:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
- PCI
– LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
– SSTL 25/18
- HSTL 18
– Entrades de disparador Schmitt, histèresi de fins a 0,5 V
• Les E/S admeten hot socketing
• Terminació diferencial en xip
• Mode pull-up o pull-down programable
6. Rellotge flexible al xip
• Vuit rellotges primaris
• Fins a dos rellotges de punta per a interfícies d'E/S d'alta velocitat (només a la part superior i inferior)
• Fins a dos PLL analògics per dispositiu amb síntesi de freqüències fraccional-n
- Ampli rang de freqüències d'entrada (7 MHz a 400 MHz)
7. No volàtil, infinitament reconfigurable
• Encès instantani
- s'encén en microsegons
• Solució segura d'un sol xip
• Programable mitjançant JTAG, SPI o I2 C
• Admet programació en segon pla de non-vola
8.memòria de rajoles
• Arrencada dual opcional amb memòria SPI externa
9. Reconfiguració TransFR™
• Actualització de la lògica al camp mentre el sistema funciona
10. Suport a nivell de sistema millorat
• Funcions endurides en xip: SPI, I2 C, temporitzador/comptador
• Oscil·lador en xip amb una precisió del 5,5%.
• TraceID únic per al seguiment del sistema
• Mode programable una vegada (OTP).
• Font d'alimentació única amb rang de funcionament ampliat
• Escaneig de límits estàndard IEEE 1149.1
• Programació dins del sistema compatible amb IEEE 1532
11. Àmplia gamma d'opcions de paquet
• Opcions de paquets TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA, fpBGA i QFN
• Opcions de paquet d'empremta petita
– Tan petit com 2,5 mm x 2,5 mm
• Admet migració de densitat
• Embalatge avançat sense halògens
