LCMXO2-2000HC-4BG256C FPGA – Matriu de portes programables de camp 2112 LUT 207 E/S 3.3V 4 velocitats
♠ Descripció del producte
| Atribut del producte | Valor de l'atribut |
| Fabricant: | Reixat |
| Categoria de producte: | FPGA - Matriu de portes programables en camp |
| RoHS: | Detalls |
| Sèrie: | LCMXO2 |
| Nombre d'elements lògics: | 2112 LE |
| Nombre d'E/S: | 206 E/S |
| Tensió d'alimentació - Mín: | 2,375 V |
| Tensió d'alimentació - Màx.: | 3,6 V |
| Temperatura mínima de funcionament: | 0 °C |
| Temperatura màxima de funcionament: | + 85 °C |
| Velocitat de dades: | - |
| Nombre de transceptors: | - |
| Estil de muntatge: | SMD/SMT |
| Paquet / Caixa: | CABGA-256 |
| Embalatge: | Safata |
| Marca: | Reixat |
| RAM distribuïda: | 16 kbits |
| Bloc RAM integrat - EBR: | 74 kbit |
| Freqüència màxima de funcionament: | 269 MHz |
| Sensible a la humitat: | Sí |
| Nombre de blocs de matriu lògica - LAB: | 264 LAB |
| Corrent de subministrament operatiu: | 4,8 mA |
| Tensió d'alimentació de funcionament: | 2,5 V/3,3 V |
| Tipus de producte: | FPGA - Matriu de portes programables en camp |
| Quantitat del paquet de fàbrica: | 119 |
| Subcategoria: | Circuits integrats de lògica programable |
| Memòria total: | 170 kbit |
| Nom comercial: | MachXO2 |
| Pes unitari: | 0,429319 unces |
1. Arquitectura lògica flexible
• Sis dispositius amb de 256 a 6864 LUT4 i de 18 a 334 E/S Dispositius de consum ultrabaix
• Processament avançat de baixa potència de 65 nm
• Tan baixa com 22 µW d'energia en espera
• E/S diferencials de baixa oscil·lació programables
• Mode d'espera i altres opcions d'estalvi d'energia 2. Memòria integrada i distribuïda
• Fins a 240 kbits de RAM de bloc integrada sysMEM™
• Fins a 54 kbits de RAM distribuïda
• Lògica de control FIFO dedicada
3. Memòria flash d'usuari integrada al xip
• Fins a 256 kbits de memòria flash d'usuari
• 100.000 cicles d'escriptura
• Accessible a través d'interfícies WISHBONE, SPI, I2C i JTAG
• Es pot utilitzar com a PROM de processador suau o com a memòria flash
4. E/S síncrona de font predissenyada
• Registres DDR a les cel·les d'E/S
• Lògica d'engranatges dedicada
• Engranatges 7:1 per a E/S de pantalla
• DDR genèric, DDRX2, DDRX4
• Memòria DDR/DDR2/LPDDR dedicada amb compatibilitat amb DQS
5. Buffer d'E/S flexible i d'alt rendiment
• El buffer sysIO™ programable admet una àmplia gamma d'interfícies:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
– SSTL 25/18
– HSTL 18
– Entrades de disparador de Schmitt, fins a una histèresi de 0,5 V
• Les E/S admeten sockets en calent
• Terminació diferencial en xip
• Mode desplegable programable o desplegable
6. Rellotgeig flexible en el xip
• Vuit rellotges primaris
• Fins a dos rellotges de vora per a interfícies d'E/S d'alta velocitat (només a la part superior i inferior)
• Fins a dos PLL analògics per dispositiu amb síntesi de freqüència fraccionària n
– Ampli rang de freqüències d'entrada (de 7 MHz a 400 MHz)
7. No volàtil, infinitament reconfigurable
• Engegada instantània
– s'encén en microsegons
• Solució segura d'un sol xip
• Programable mitjançant JTAG, SPI o I2 C
• Admet la programació en segon pla de no volatilitat
8. memòria de tessel·les
• Arrencada dual opcional amb memòria SPI externa
9. Reconfiguració de TransFR™
• Actualització de la lògica en el camp mentre el sistema funciona
10. Suport millorat a nivell de sistema
• Funcions reforçades al xip: SPI, I2C, temporitzador/comptador
• Oscil·lador integrat en el xip amb una precisió del 5,5%
• TraceID únic per al seguiment del sistema
• Mode programable d'un sol ús (OTP)
• Font d'alimentació única amb rang de funcionament ampliat
• Exploració de límits segons l'estàndard IEEE 1149.1
• Programació integrada al sistema compatible amb IEEE 1532
11. Àmplia gamma d'opcions de paquets
• Opcions de paquets TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA, fpBGA, QFN
• Opcions de paquet de mida reduïda
– Tan petit com 2,5 mm x 2,5 mm
• Migració de densitat compatible
• Embalatge avançat sense halògens
