Matriu de portes programables de camp LCMXO2-4000HC-4TG144C, 4320 LUT, 115 IO, 3,3 V i 4 velocitats
♠ Descripció del producte
| Atribut del producte | Valor de l'atribut |
| Fabricant: | Reixat |
| Categoria de producte: | FPGA - Matriu de portes programables en camp |
| RoHS: | Detalls |
| Sèrie: | LCMXO2 |
| Nombre d'elements lògics: | 4320 LE |
| Nombre d'E/S: | 114 E/S |
| Tensió d'alimentació - Mín: | 2,375 V |
| Tensió d'alimentació - Màx.: | 3,6 V |
| Temperatura mínima de funcionament: | 0 °C |
| Temperatura màxima de funcionament: | + 85 °C |
| Velocitat de dades: | - |
| Nombre de transceptors: | - |
| Estil de muntatge: | SMD/SMT |
| Paquet / Caixa: | TQFP-144 |
| Embalatge: | Safata |
| Marca: | Reixat |
| RAM distribuïda: | 34 kbit |
| Bloc RAM integrat - EBR: | 92 kbits |
| Freqüència màxima de funcionament: | 269 MHz |
| Sensible a la humitat: | Sí |
| Nombre de blocs de matriu lògica - LAB: | 540 LAB |
| Corrent de subministrament operatiu: | 8,45 mA |
| Tensió d'alimentació de funcionament: | 2,5 V/3,3 V |
| Tipus de producte: | FPGA - Matriu de portes programables en camp |
| Quantitat del paquet de fàbrica: | 60 |
| Subcategoria: | Circuits integrats de lògica programable |
| Memòria total: | 222 kbit |
| Nom comercial: | MachXO2 |
| Pes unitari: | 0,046530 unces |
1. Arquitectura lògica flexible
Sis dispositius amb de 256 a 6864 LUT4 i de 18 a 334E/S
2. Dispositius de consum ultrabaix
Procés avançat de baixa potència de 65 nm
Tan baixa com 22 μW de potència en espera
E/S diferencial de baixa oscil·lació programable
Mode d'espera i altres opcions d'estalvi d'energia
3. Memòria integrada i distribuïda
Fins a 240 kbits de RAM en bloc integrada sysMEM™
Fins a 54 kbits de RAM distribuïda
Lògica de control FIFO dedicada
4. Memòria flash d'usuari integrada al xip
Fins a 256 kbits de memòria flash d'usuari
100.000 cicles d'escriptura
Accessible a través de WISHBONE, SPI, I2C i JTAGinterfícies
Es pot utilitzar com a PROM de processador suau o com a Flashmemòria
5. Font síncrona predissenyadaE/S
Registres DDR a les cel·les d'E/S
Lògica d'engranatges dedicada
Engranatges 7:1 per a E/S de pantalla
DDR genèric, DDRX2, DDRX4
Memòria DDR/DDR2/LPDDR dedicada amb DQSsuport
6. Buffer d'E/S flexible i d'alt rendiment
El buffer sysI/O™ programable admet una àmpliagamma d'interfícies:
LVCMOS 3.3/2.5/1.8/1.5/1.2
LVTTL
PCI
LVDS, LVDS de bus, MLVDS, RSDS, LVPECL
SSTL 25/18
HSTL 18
Emulació MIPI D-PHY
Entrades de disparador de Schmitt, fins a una histèresi de 0,5 V
Suport d'E/S (hot socketing)
Terminació diferencial en el xip
Mode programable de desplegament amunt o avall
7. Rellotgeig flexible en el xip
Vuit rellotges primaris
Fins a dos rellotges de vora per a E/S d'alta velocitatinterfícies (només a la part superior i inferior)
Fins a dos PLL analògics per dispositiu amb n fraccionarisíntesi de freqüència
Ampli rang de freqüències d'entrada (de 7 MHz a 400MHz)
8. No volàtil, infinitament reconfigurable
Engegada instantània: s'encén en microsegons
Solució segura d'un sol xip
Programable mitjançant JTAG, SPI o I2C
Admet la programació en segon pla de dades no volàtilsmemòria
Arrencada dual opcional amb memòria SPI externa
9. Reconfiguració de TransFR™
Actualització de la lògica en el camp mentre el sistema funciona
10. Suport millorat a nivell de sistema
Funcions reforçades al xip: SPI, I2C,temporitzador/comptador
Oscil·lador integrat en un xip amb una precisió del 5,5%
TraceID únic per al seguiment del sistema
Mode programable d'un sol ús (OTP)
Font d'alimentació única amb funcionament ampliatrang
Escaneig de límits de l'estàndard IEEE 1149.1
Programació integrada al sistema compatible amb IEEE 1532
11. Àmplia gamma d'opcions de paquets
TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA,Opcions de paquet fpBGA i QFN
Opcions de paquet de petita mida
Tan petit com 2,5 mm x 2,5 mm
Migració de densitat compatible
Envasos avançats sense halògens
