LCMXO2-4000HC-4TG144C Matriu de porta programable de camp 4320 LUT 115 IO 3,3 V 4 velocitats
♠ Descripció del producte
| Atribut del producte | Valor de l'atribut |
| Fabricant: | Enreixat |
| Categoria del Producte: | FPGA - Matriu de porta programable de camp |
| RoHS: | Detalls |
| Sèrie: | LCMXO2 |
| Nombre d'elements lògics: | 4320 LE |
| Nombre d'E/S: | 114 E/S |
| Tensió d'alimentació - Mínima: | 2.375 V |
| Tensió d'alimentació - Màx.: | 3,6 V |
| Temperatura mínima de funcionament: | 0 C |
| Temperatura màxima de funcionament: | + 85 C |
| Velocitat de dades: | - |
| Nombre de transceptors: | - |
| Estil de muntatge: | SMD/SMT |
| Paquet / caixa: | TQFP-144 |
| Embalatge: | Safata |
| Marca: | Enreixat |
| RAM distribuïda: | 34 kbit |
| Bloc RAM incrustat - EBR: | 92 kbit |
| Freqüència màxima de funcionament: | 269 MHz |
| Sensible a la humitat: | Sí |
| Nombre de blocs de matriu lògica - LAB: | 540 LAB |
| Corrent de subministrament d'operació: | 8,45 mA |
| Tensió d'alimentació de funcionament: | 2,5 V/3,3 V |
| Tipus de Producte: | FPGA - Matriu de porta programable de camp |
| Quantitat de paquet de fàbrica: | 60 |
| Subcategoria: | Circuits integrats lògics programables |
| Memòria total: | 222 kbit |
| Nom comercial: | MachXO2 |
| Unitat de pes: | 0,046530 oz |
1. Arquitectura lògica flexible
Sis dispositius amb 256 a 6864 LUT4 i 18 a 334E/S
2. Dispositius d'ultra baixa potència
Procés avançat de baixa potència de 65 nm
Potència d'espera de fins a 22 μW
E/S diferencial programable de baixa oscil·lació
Mode d'espera i altres opcions d'estalvi d'energia
3. Memòria incrustada i distribuïda
RAM de blocs incrustats sysMEM™ de fins a 240 kbits
RAM distribuïda de fins a 54 kbits
Lògica de control FIFO dedicada
4. Memòria flash d'usuari en xip
Fins a 256 kbits de memòria flash d'usuari
100.000 cicles d'escriptura
Accessible mitjançant WISHBONE, SPI, I2C i JTAGinterfícies
Es pot utilitzar com a processador suau PROM o com a Flashmemòria
5. Font sincrònica prèviament dissenyadaE/S
Registres DDR a les cel·les d'E/S
Lògica d'engranatges dedicada
Engranatges 7:1 per a E/S de pantalla
DDR genèric, DDRX2, DDRX4
Memòria dedicada DDR/DDR2/LPDDR amb DQSsuport
6. Buffer d'E/S flexible d'alt rendiment
La memòria intermèdia programable sysI/O™ admet amplesgamma d'interfícies:
LVCMOS 3.3/2.5/1.8/1.5/1.2
LVTTL
PCI
LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
SSTL 25/18
HSTL 18
MIPI D-PHY emulat
Entrades de disparador Schmitt, histèresi de fins a 0,5 V
E/S admet connexió en calent
Terminació diferencial en xip
Mode pull-up o pull-down programable
7. Rellotge flexible al xip
Vuit rellotges primaris
Fins a dos rellotges de punta per a E/S d'alta velocitatinterfícies (només a la part superior i inferior)
Fins a dos PLL analògics per dispositiu amb n fraccionalsíntesi de freqüències
Ampli rang de freqüències d'entrada (7 MHz a 400MHz)
8. No volàtil, infinitament reconfigurable
Encès instantani: s'encén en microsegons
Solució segura d'un sol xip
Programable mitjançant JTAG, SPI o I2C
Admet programació en segon pla de no volàtilsmemòria
Arrencada dual opcional amb memòria SPI externa
9. Reconfiguració TransFR™
Actualització de la lògica al camp mentre el sistema funciona
10. Suport a nivell de sistema millorat
Funcions endurides en xip: SPI, I2C,temporitzador/comptador
Oscil·lador en xip amb una precisió del 5,5%.
TraceID únic per al seguiment del sistema
Mode programable una vegada (OTP).
Font d'alimentació única amb funcionament ampliatrang
Escaneig de límits estàndard IEEE 1149.1
Programació dins del sistema compatible amb IEEE 1532
11. Àmplia gamma d'opcions de paquet
TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA,Opcions de paquet fpBGA, QFN
Opcions de paquet d'empremta petita
Tan petit com 2,5 mm x 2,5 mm
Admet migració de densitat
Embalatge avançat sense halògens
