LPC2468FBD208 Microcontroladors ARM – MCU Micro d'un sol xip de 16 bits/32 bits;
♠ Descripció del producte
| Atribució del producte | Valor d'atribució |
| Fabricant: | NXP |
| Categoria de producte: | Microcontroladors ARM - MCU |
| RoHS: | Detalls |
| Estil de muntatge: | SMD/SMT |
| Nucli: | ARM7TDMI-S |
| Mida de memòria del programa: | 512 kB |
| Àncora del bus de dades: | 32 bits/16 bits |
| Resolució del convertidor de senyal analògica a digital (ADC): | 10 bits |
| Freqüència màxima del rellotge: | 72 MHz |
| Número d'entrades / sortides: | 160 E/S |
| Mida de la RAM de dades: | 98 kB |
| Voltaje d'alimentació - Mín.: | 3,3 V |
| Tensió d'alimentació - Màx.: | 3,3 V |
| Temperatura de treball mínima: | - 40 °C |
| Temperatura de treball màxima: | + 85 °C |
| Empaquetat: | Safata |
| Marca: | NXP Semiconductors |
| Sensibles a la humitat: | Sí |
| Tipus de producte: | Microcontroladors ARM - MCU |
| Cantidad de empaque de fábrica: | 180 |
| Subcategoria: | Microcontroladors - MCU |
| Àlies de les peces núm.: | 935282457557 |
♠LPC2468 Microchip d'un sol xip de 16 bits/32 bits; memòria flaix de 512 kB, Ethernet, CAN, ISP/IAP, dispositiu/amfitrió/OTG USB 2.0, interfície de memòria externa
NXP Semiconductors va dissenyar el microcontrolador LPC2468 al voltant d'un nucli de CPU ARM7TDMI-S de 16 bits/32 bits amb interfícies de depuració en temps real que inclouen JTAG i traça integrada. L'LPC2468 té 512 kB de memòria flaix d'alta velocitat integrada.memòria.
Aquesta memòria flash inclou una interfície de memòria especial de 128 bits d'amplada i una arquitectura d'accelerador que permet a la CPU executar instruccions seqüencials des de la memòria flash a la freqüència de rellotge del sistema màxima de 72 MHz. Aquesta característica ésdisponible només a la família de productes de microcontroladors ARM LPC2000.
L'LPC2468 pot executar instruccions ARM de 32 bits i Thumb de 16 bits. La compatibilitat amb els dos conjunts d'instruccions significa que els enginyers poden triar optimitzar la seva aplicació per aja sigui el rendiment o la mida del codi a nivell de subrutina. Quan el nucli executa instruccions en estat Thumb, pot reduir la mida del codi en més d'un 30% amb només una petita pèrdua de rendiment, mentre que l'execució d'instruccions en estat ARM maximitza el nucli.rendiment.
El microcontrolador LPC2468 és ideal per a aplicacions de comunicació multiús. Incorpora un controlador d'accés al medi Ethernet 10/100 (MAC), un controlador USB de dispositiu/amfitrió/OTG de velocitat completa amb 4 kB de RAM de punt final, quatreUART, dos canals de xarxa d'àrea de controlador (CAN), una interfície SPI, dos ports sèrie síncrons (SSP), tres interfícies I2C i una interfície I2S. Aquesta col·lecció d'interfícies de comunicacions sèrie té les característiques següents:components; un oscil·lador de precisió intern de 4 MHz en un xip, 98 kB de RAM total que consisteix en 64 kB de SRAM local, 16 kB de SRAM per a Ethernet, 16 kB de SRAM per a DMA d'ús general, 2 kB de SRAM alimentada per bateria i una memòria externaControlador (EMC).
Aquestes característiques fan que aquest dispositiu sigui òptim per a passarel·les de comunicació i convertidors de protocols. Complementant els nombrosos controladors de comunicació sèrie, les versàtils capacitats de rellotge i les funcions de memòria són diverses.Temporitzadors de 32 bits, un ADC de 10 bits millorat, un DAC de 10 bits, dues unitats PWM, quatre pins d'interrupció externs i fins a 160 línies GPIO ràpides.
L'LPC2468 connecta 64 dels pins GPIO al controlador d'interrupcions vectorials (VIC) basat en maquinari, cosa que significa que aquests...Les entrades externes poden generar interrupcions activades per flanc. Totes aquestes característiques fan que l'LPC2468 sigui especialment adequat per a sistemes de control industrial i mèdics.
Processador ARM7TDMI-S, que funciona a una freqüència de fins a 72 MHz.
Memòria de programa flash integrada de 512 kB amb capacitats de programació dins del sistema (ISP) i programació dins de l'aplicació (IAP). La memòria de programa flash es troba al bus local ARM per a un accés d'alt rendiment a la CPU.
La SRAM integrada en un xip de 98 kB inclou:
64 kB de SRAM al bus local ARM per a un accés a la CPU d'alt rendiment.
SRAM de 16 kB per a la interfície Ethernet. També es pot utilitzar com a SRAM d'ús general.
16 kB de SRAM per a ús DMA d'ús general, també accessible per USB.
Emmagatzematge de dades SRAM de 2 kB alimentat pel domini d'alimentació del rellotge en temps real (RTC).
El sistema dual Advanced High-Performance Bus (AHB) permet l'execució simultània de DMA Ethernet, DMA USB i programes des de la memòria flash integrada al xip sense contesa.
EMC proporciona suport per a dispositius de memòria estàtica asíncrona com ara RAM, ROM i memòria flaix, així com memòries dinàmiques com ara SDRAM de velocitat de dades única.
Controlador d'interrupcions vectorials avançat (VIC), que admet fins a 32 interrupcions vectorials.
Controlador DMA d'ús general (GPDMA) en AHB que es pot utilitzar amb SSP, bus I2S i interfície SD/MMC, així com per a transferències de memòria a memòria.
Interfícies sèrie:
MAC Ethernet amb interfície MII/RMII i controlador DMA associat. Aquestes funcions resideixen en un AHB independent.
Controlador de dispositiu/amfitrió/OTG de doble port USB 2.0 de velocitat completa amb PHY integrat en el xip i controlador DMA associat.
Quatre UART amb generació de velocitat de baud fraccionària, un amb E/S de control de mòdem, un amb suport IrDA, tots amb FIFO.
Controlador CAN amb dos canals.
Controlador SPI.
Dos controladors SSP, amb capacitats FIFO i multiprotocol. Un és alternatiu per al port SPI, compartint la seva interrupció. Els SSP es poden utilitzar amb el controlador GPDMA.
Tres interfícies de bus I2C (una amb drenatge obert i dues amb pins de port estàndard).
Interfície I2S (Inter-IC Sound) per a entrada o sortida d'àudio digital. Es pot utilitzar amb GPDMA.
Altres perifèrics:
Interfície de targeta de memòria SD/MMC.
160 pins d'E/S d'ús general amb resistències de pull-up/down configurables.
ADC de 10 bits amb multiplexació d'entrada entre 8 pins.
DAC de 10 bits.
Quatre temporitzadors/comptadors d'ús general amb 8 entrades de captura i 10 sortides de comparació. Cada bloc de temporitzador té una entrada de recompte externa.
Dos blocs PWM/temporitzadors amb suport per al control de motors trifàsics. Cada PWM té entrades de recompte externes.
RTC amb domini de potència separat. La font de rellotge pot ser l'oscil·lador RTC o el rellotge APB.
2 kB de SRAM alimentada des del pin d'alimentació RTC, cosa que permet emmagatzemar dades quan la resta del xip està apagat.
Temporitzador WatchDog (WDT). El WDT es pot sincronitzar des de l'oscil·lador RC intern, l'oscil·lador RTC o el rellotge APB.
Interfície estàndard de prova/depuració ARM per a la compatibilitat amb les eines existents.
El mòdul de traça d'emulació admet la traça en temps real.
Font d'alimentació única de 3,3 V (3,0 V a 3,6 V).
Quatre modes de consum reduït: inactiu, repòs, apagada i apagada profunda.
Quatre entrades d'interrupció externes configurables com a sensibles a flanc/nivell. Tots els pins del port 0 i del port 2 es poden utilitzar com a fonts d'interrupció sensibles a flanc.
Despertació del processador des del mode d'apagada mitjançant qualsevol interrupció capaç de funcionar durant el mode d'apagada (inclou interrupcions externes, interrupcions RTC, activitat USB, interrupció d'activació Ethernet, activitat del bus CAN, interrupció del pin del port 0/2). Dos dominis d'alimentació independents permeten un ajust fi del consum d'energia en funció de les funcions necessàries.
Cada perifèric té el seu propi divisor de rellotge per a un major estalvi d'energia. Aquests divisors ajuden a reduir la potència activa entre un 20% i un 30%.
Detecció de caiguda de tensió amb llindars separats per a interrupcions i reinici forçat.
Reinici d'engegada integrat al xip. Oscil·lador de cristall integrat al xip amb un rang de funcionament d'1 MHz a 25 MHz.
Oscil·lador RC intern de 4 MHz ajustat a una precisió de l'1% que es pot utilitzar opcionalment com a rellotge del sistema. Quan s'utilitza com a rellotge de la CPU, no permet que CAN i USB funcionin.
El PLL integrat permet el funcionament de la CPU fins a la velocitat màxima de la CPU sense necessitat d'un cristall d'alta freqüència. Es pot executar des de l'oscil·lador principal, l'oscil·lador RC intern o l'oscil·lador RTC.
Escaneig de límits per a proves simplificades de la placa.
La selecció versàtil de funcions de pins permet més possibilitats d'utilitzar funcions perifèriques integrades al xip.
Control industrial
Sistemes mèdics
Convertidor de protocols
Comunicacions
