Microcontroladors SPC5605BK0VLL6 de 32 bits: MCU BOLERO 1M CABLE DE CUB
♠ Descripció del producte
| Atribut del producte | Valor de l'atribut |
| Fabricant: | NXP |
| Categoria de producte: | Microcontroladors de 32 bits - MCU |
| RoHS: | Detalls |
| Sèrie: | MPC5605B |
| Estil de muntatge: | SMD/SMT |
| Paquet / Caixa: | LQFP-100 |
| Nucli: | e200z0 |
| Mida de memòria del programa: | 768 kB |
| Mida de la RAM de dades: | 64 kB |
| Amplada del bus de dades: | 32 bits |
| Resolució ADC: | 10 bits, 12 bits |
| Freqüència màxima de rellotge: | 64 MHz |
| Nombre d'E/S: | 77 E/S |
| Tensió d'alimentació - Mín: | 3 V |
| Tensió d'alimentació - Màx.: | 5,5 V |
| Temperatura mínima de funcionament: | - 40 °C |
| Temperatura màxima de funcionament: | + 105 °C |
| Qualificació: | AEC-Q100 |
| Embalatge: | Safata |
| Marca: | NXP Semiconductors |
| Tipus de RAM de dades: | SRAM |
| Tipus d'interfície: | CAN, I2C, LIN, SPI |
| Sensible a la humitat: | Sí |
| Sèrie de processadors: | MPC560xB |
| Producte: | MCU |
| Tipus de producte: | Microcontroladors de 32 bits - MCU |
| Tipus de memòria de programa: | Flaix |
| Quantitat del paquet de fàbrica: | 90 |
| Subcategoria: | Microcontroladors - MCU |
| Temporitzadors de vigilància: | Temporitzador de vigilància |
| Àlies de número de peça: | 935325828557 |
| Pes unitari: | 0,024170 unces |
♠Fitxa tècnica del microcontrolador MPC5607B
Aquesta família de microcontroladors SoC (system-on-chip) de 32 bits és l'últim assoliment en controladors d'aplicacions integrades per a automoció. Pertany a una família en expansió de productes centrats en l'automoció dissenyats per abordar la propera onada d'aplicacions d'electrònica de carrosseria dins del vehicle.
El nucli del processador amfitrió e200z0h, avançat i rendible, d'aquesta família de controladors per a automoció compleix amb la tecnologia Power Architecture i només implementa l'APU (Unitat de Processador Auxiliar) VLE (codificació de longitud variable), proporcionant una densitat de codi millorada. Funciona a velocitats de fins a 64 MHz i ofereix un processament d'alt rendiment optimitzat per a un baix consum d'energia. Aprofita la infraestructura de desenvolupament disponible dels dispositius Power Architecture actuals i està suportat per controladors de programari, sistemes operatius i codi de configuració per ajudar amb les implementacions dels usuaris.
• Problema únic, complex de nucli de CPU de 32 bits (e200z0h)
— Compliant amb la categoria integrada de tecnologia Power Architecture®
— Conjunt d'instruccions millorat que permet la codificació de longitud variable (VLE) per a la reducció de la petjada de la mida del codi. Amb la codificació opcional d'instruccions mixtes de 16 bits i 32 bits, és possible aconseguir una reducció significativa de la petjada de la mida del codi.
• Fins a 1,5 MB de memòria flash de codi integrat compatible amb el controlador de memòria flash
• Memòria flash de dades integrada en un xip de 64 (4 × 16) KB amb ECC
• Fins a 96 KB de SRAM integrada en un xip
• Unitat de protecció de memòria (MPU) amb 8 descriptors de regió i granularitat de regió de 32 bytes en certs membres de la família (vegeu la taula 1 per obtenir més informació).
• Controlador d'interrupcions (INTC) capaç de gestionar 204 fonts d'interrupcions amb prioritat seleccionable
• Bucle de fase bloquejada amb freqüència modulada (FMPLL)
• Arquitectura de commutador de barra creuada per a l'accés simultani a perifèrics, memòria flash o RAM des de diversos bus masters
• Controlador eDMA de 16 canals amb múltiples fonts de sol·licitud de transferència mitjançant multiplexor DMA
• El mòdul d'assistència d'arrencada (BAM) admet la programació interna de Flash a través d'un enllaç sèrie (CAN o SCI)
• El temporitzador admet canals d'E/S que proporcionen una gamma de funcions de captura d'entrada de 16 bits, comparació de sortida i modulació d'amplada de pols (eMIOS)
• 2 convertidors analògic-digital (ADC): un de 10 bits i un de 12 bits
• Unitat de disparador creuat per habilitar la sincronització de les conversions ADC amb un esdeveniment de temporitzador des de l'eMIOS o el PIT
• Fins a 6 mòduls d'interfície perifèrica sèrie (DSPI)
• Fins a 10 mòduls d'interfície de comunicació sèrie (LINFlex)
• Fins a 6 mòduls CAN complets millorats (FlexCAN) amb memòria intermèdia configurable
• 1 mòdul d'interfície de circuit interintegrat (I2C)
• Fins a 149 pins configurables d'ús general que admeten operacions d'entrada i sortida (segons el paquet)
• Comptador en temps real (RTC)
• Font de rellotge des d'un oscil·lador intern de 128 kHz o 16 MHz que admet el despertador autònom amb una resolució d'1 ms i un temps d'espera màxim de 2 segons
• Compatibilitat opcional amb RTC amb font de rellotge d'un oscil·lador de cristall extern de 32 kHz, que admet el despertador amb una resolució d'1 segon i un temps d'espera màxim d'1 hora
• Fins a 8 temporitzadors d'interrupció periòdica (PIT) amb resolució de comptador de 32 bits
• Interfície de desenvolupament Nexus (NDI) segons IEEE-ISTO 5001-2003 Classe Dos Plus
• Proves d'escaneig de límits de dispositius/plaques compatibles amb el Grup d'Acció de Proves Conjunta (JTAG) de l'IEEE (IEEE 1149.1)
• Regulador de voltatge integrat (VREG) per a la regulació de l'alimentació d'entrada per a tots els nivells interns
