Microcontroladors SPC5634MF2MLQ80 de 32 bits: MCU NXP de 32 bits, nucli Power Arch, 1,5 MB de flaix, 80 MHz, -40/+125 °C, grau d'automòbil, QFP 144
♠ Descripció del producte
| Atribut del producte | Valor de l'atribut |
| Fabricant: | NXP |
| Categoria del Producte: | Microcontroladors de 32 bits - MCU |
| RoHS: | Detalls |
| Sèrie: | MPC5634M |
| Estil de muntatge: | SMD/SMT |
| Paquet/Estoix: | LQFP-144 |
| Nucli: | e200z3 |
| Mida de la memòria del programa: | 1,5 MB |
| Mida de la memòria RAM de dades: | 94 kB |
| Amplada del bus de dades: | 32 bits |
| Resolució ADC: | 2 x 8 bits/10 bits/12 bits |
| Freqüència màxima del rellotge: | 80 MHz |
| Nombre d'E/S: | 80 E/S |
| Tensió d'alimentació - Mínima: | 1,14 V |
| Tensió d'alimentació - Màx.: | 1,32 V |
| Temperatura mínima de funcionament: | -40 C |
| Temperatura màxima de funcionament: | + 150 C |
| Qualificació: | AEC-Q100 |
| Embalatge: | Safata |
| Tensió d'alimentació analògica: | 5,25 V |
| Marca: | NXP Semiconductors |
| Tipus de memòria RAM de dades: | SRAM |
| Tensió d'E/S: | 5,25 V |
| Sensible a la humitat: | Sí |
| Producte: | MCU |
| Tipus de Producte: | Microcontroladors de 32 bits - MCU |
| Tipus de memòria del programa: | Flash |
| Quantitat de paquet de fàbrica: | 60 |
| Subcategoria: | Microcontroladors - MCU |
| Temporitzadors de Watchdog: | Temporitzador de gos vigilant |
| Núm. de part Àlies: | 935311091557 |
| Unitat de pes: | 1.319 g |
♠ Microcontroladors de 32 bits - MCU
Aquests microcontroladors d'automòbil de 32 bits són una família de dispositius de sistema en xip (SoC) que contenen totes les característiques de la família MPC5500 i moltes característiques noves juntament amb la tecnologia CMOS de 90 nm d'alt rendiment per proporcionar una reducció substancial del cost per funció i una important millora del rendiment.El nucli de processador amfitrió avançat i rendible d'aquesta família de controladors d'automòbil es basa en la tecnologia Power Architecture®.Aquesta família conté millores que milloren l'adaptació de l'arquitectura a les aplicacions incrustades, inclou suport d'instruccions addicionals per al processament de senyal digital (DSP), integra tecnologies, com ara una unitat de processador de temps millorada, un convertidor analògic a digital en cua millorat, una xarxa d'àrea de controlador i un sistema d'entrada-sortida modular millorat, que és important per a les aplicacions actuals de motor de gamma baixa.Aquesta família de dispositius és una extensió completament compatible amb la família MPC5500 de Freescale.El dispositiu té un únic nivell de jerarquia de memòria que consta de fins a 94 KB de SRAM al xip i fins a 1,5 MB de memòria flash interna.El dispositiu també té una interfície de bus externa (EBI) per a la "calibració".Aquesta interfície de bus extern ha estat dissenyada per suportar la majoria de les memòries estàndard utilitzades amb les famílies MPC5xx i MPC55xx.
• Paràmetres de funcionament
— Funcionament totalment estàtic, 0 MHz– 80 MHz (més un 2% de modulació de freqüència – 82 MHz)
— Interval de funcionament de temperatura de la unió de –40 ℃ a 150 ℃
- Disseny de baixa potència
- Menys de 400 mW de dissipació de potència (nominal)
– Dissenyat per a la gestió dinàmica de l'energia del nucli i perifèrics
– Rellotge controlat per programari dels perifèrics
– Mode d'aturada de baixa potència, amb tots els rellotges aturats
— Fabricat en procés de 90 nm
— Lògica interna de 1,2 V
- Font d'alimentació única amb 5,0 V -10%/+5% (4,5 V a 5,25 V) amb regulador intern per proporcionar 3,3 V i 1,2 V per al nucli
- Pins d'entrada i sortida amb rang de 5,0 V -10%/+5% (4,5 V a 5,25 V)
- Nivells de commutació CMOS VDDE 35%/65% (amb histèresi)
– Histèresi seleccionable
- Control de velocitat de rotació seleccionable
— Pins de Nexus alimentats amb una font de 3,3 V
— Dissenyat amb tècniques de reducció d'EMI
– Bucle bloquejat en fase
– Modulació de freqüència de la freqüència de rellotge del sistema
– Capacitat de bypass al xip
- Velocitat de rotació i força de conducció seleccionables
• Processador central e200z335 d'alt rendiment
— Model de programador Power Architecture Book E de 32 bits
— Millores de codificació de longitud variable
- Permet codificar opcionalment el conjunt d'instruccions de Power Architecture en instruccions mixtes de 16 i 32 bits
– Resulta una mida de codi més petita
— Un sol problema, CPU compatible amb la tecnologia Power Architecture de 32 bits
— Execució en ordre i jubilació
— Tractament precís d'excepcions
— Unitat de processament de sucursals
– Sumador de càlcul d'adreces de sucursal dedicat
– Acceleració de branca utilitzant Branch Lookahead Instruction Buffer
— Unitat de càrrega/emmagatzematge
– Latència de càrrega d'un cicle
– Totalment canalitzat
– Suport Big i Little Endian
– Suport d'accés desalineat
– Bombolles de canonades sense càrrega per utilitzar
— Trenta-dos registres de propòsit general (GPR) de 64 bits
— Unitat de gestió de memòria (MMU) amb memòria intermèdia de traducció totalment associativa (TLB) de 16 entrades
— Bus d'instrucció separat i bus de càrrega/emmagatzematge
— Suport d'interrupció vectorial
— Latència d'interrupció < 120 ns @ 80 MHz (mesurada des de la sol·licitud d'interrupció fins a l'execució de la primera instrucció del gestor d'excepcions d'interrupció)
