TMS320F2812PGFA Processadors i controladors de senyal digital DSP DSC Controlador de senyal digital de 32 bits amb flaix

• Tecnologia CMOS estàtica d'alt rendiment
– 150 MHz (temps de cicle de 6,67 ns)
- Baixa potència (nucli d'1,8 V a 135 MHz,Nucli d'1,9 V a 150 MHz, disseny 3,3-VI/O).

• Suport d'exploració de límits JTAG
– Estàndard IEEE 1149.1-1990 Estàndard IEEEProva el port d'accés i l'exploració de límitsArquitectura

• CPU d'alt rendiment de 32 bits (TMS320C28x)
– Operacions MAC de 16 × 16 i 32 × 32
– 16 × 16 MAC dual
– Arquitectura d'autobusos de Harvard
– Operacions atòmiques
– Resposta i processament ràpid d'interrupcions
– Model de programació de memòria unificada
– 4M d'abast lineal de programa/adreces de dades
- Eficient en codi (en C/C++ i assemblatge)
– Codi font del processador TMS320F24x/LF240xcompatible

• Memòria en xip
– Fins a 128K × 16 flaix(Quatre 8K × 16 i sis 16K × 16 sectors)
– ROM OTP 1K × 16
– L0 i L1: 2 blocs de 4K × 16 RAM de SingleAccess (SARAM)
– H0: 1 bloc de 8K × 16 SARAM
– M0 i M1: 2 blocs de 1K × 16 cada SARAM

• ROM d'arrencada (4K × 16)
– Amb modes d'arrencada de programari
– Taules estàndard de matemàtiques

• Interfície externa (F2812)
- Més d'1M × 16 de memòria total
– Estats d'espera programables
- Temporització programable de lectura/escriptura estroboscòpica
– Tres xips seleccionats individualment

• Endianitat: Little endian

• Control del rellotge i del sistema
– Oscil·lador en xip
– Mòdul de temporitzador Watchdog

• Tres interrupcions externes

• Peripheral Interrupt Expansion (PIE) bloqueja aixòsuporta 45 interrupcions perifèriques

• Tres temporitzadors de CPU de 32 bits

• Clau/pany de seguretat de 128 bits
– Protegeix flaix/OTP i SARAM L0/L1
– Impedeix l'enginyeria inversa del firmware

• Perifèrics de control motor
- Dos gestors d'esdeveniments (EVA, EVB)
- Compatible amb dispositius 240xA

• Perifèrics del port sèrie
- Interfície perifèrica sèrie (SPI)
- Dues interfícies de comunicacions en sèrie (SCI),UART estàndard
- Xarxa d'àrea de controlador millorada (eCAN)
- Port sèrie amb memòria intermèdia multicanal (McBSP)

• ADC de 12 bits, 16 canals
– Multiplexor d'entrada de 2 × 8 canals
– Dos mostreig i retenció
– Conversions simples/simultànies
– Taxa de conversió ràpida: 80 ns/12,5 MSPS

• Fins a 56 pins d'E/S d'ús general (GPIO).

• Funcions avançades d'emulació
– Funcions d'anàlisi i punt d'interrupció
– Depuració en temps real mitjançant maquinari

• Eines de desenvolupament inclouen
– Compilador/ensamblador/enllaçador ANSI C/C++
– Code Composer Studio™ IDE
- DSP/BIOS™
– Controladors d'escaneig JTAG

• Estàndard IEEE 1149.1-1990 Estàndard IEEEProva el port d'accés i l'exploració de límitsArquitectura

• Modes de baix consum i estalvi d'energia
- Admeten els modes IDLE, STANDBY, HALT
– Desactivar els rellotges perifèrics individuals

• Opcions de paquet
- MicroStar BGA™ de 179 boles amb memòria externainterfície (GHH, ZHH) (F2812)
- Pack Flat Quad de perfil baix de 176 pins (LQFP) ambinterfície de memòria externa (PGF) (F2812)
- LQFP de 128 pins sense memòria externainterfície (PBK) (F2810, F2811)

• Opcions de temperatura
– A: –40 °C a 85 °C (GHH, ZHH, PGF, PBK)
– S: –40 °C a 125 °C (GHH, ZHH, PGF, PBK)
– Q: –40 °C a 125 °C (PGF, PBK)(Qualificació AEC-Q100 per a automoció
aplicacions)

• Sistemes avançats d'assistència al conductor (ADAS)

• Automatització d'edificis

• Punt de venda electrònic

• Vehicle elèctric/vehicle elèctric híbrid (EV/HEV)tren de propulsió

• Automatització de fàbriques

• Infraestructura de xarxa

• Transport industrial

• Medicina, assistència sanitària i fitness

• Accionaments de motor

• Entrega d'energia

• Infraestructura de telecomunicacions

• Prova i mesura