TMS320VC5509AZAY Processadors i controladors de senyal digital: DSP, DSC Processador de senyal digital de punt fix 179-NFBGA -40 a 85

El processador de senyal digital (DSP) de punt fix TMS320VC5509A es basa en el nucli del processador CPU de la generació DSP TMS320C55x. L'arquitectura DSP C55x™ aconsegueix un alt rendiment i un baix consum d'energia mitjançant un major paral·lelisme i un enfocament total en la reducció de la dissipació de potència. La CPU admet una estructura de bus interna que es compon d'un bus de programa, tres busos de lectura de dades, dos busos d'escriptura de dades i busos addicionals dedicats a l'activitat perifèrica i DMA. Aquests busos proporcionen la capacitat de realitzar fins a tres lectures de dades i dues escriptures de dades en un sol cicle. En paral·lel, el controlador DMA pot realitzar fins a dues transferències de dades per cicle independentment de l'activitat de la CPU.

La CPU C55x proporciona dues unitats d'acumulació múltiple (MAC), cadascuna capaç de multiplicar 17 bits x 17 bits en un sol cicle. Una unitat aritmètica/lògica (ALU) central de 40 bits és compatible amb una ALU addicional de 16 bits. L'ús de les ALU es fa sota el control del conjunt d'instruccions, cosa que proporciona la capacitat d'optimitzar l'activitat paral·lela i el consum d'energia. Aquests recursos es gestionen a la unitat d'adreces (AU) i la unitat de dades (DU) de la CPU C55x.

La generació DSP C55x admet un conjunt d'instruccions d'amplada de bytes variable per millorar la densitat de codi. La unitat d'instruccions (IU) realitza recuperacions de programes de 32 bits de la memòria interna o externa i posa en cua les instruccions per a la unitat de programa (PU). La unitat de programa descodifica les instruccions, dirigeix ​​les tasques als recursos AU i DU i gestiona el pipeline totalment protegit. La capacitat de ramificació predictiva evita els buidatge del pipeline en l'execució d'instruccions condicionals.

Les funcions d'entrada i sortida d'ús general i l'A/D de 10 bits proporcionen pins suficients per a l'estat, les interrupcions i les E/S de bits per a pantalles LCD, teclats i interfícies multimèdia. La interfície paral·lela funciona en dos modes, ja sigui com a esclau d'un microcontrolador mitjançant el port HPI o com a interfície multimèdia paral·lela mitjançant l'EMIF asíncron. El suport multimèdia sèrie és compatible a través de dos perifèrics MultiMedia Card/Secure Digital (MMC/SD) i tres McBSP.

El conjunt de perifèrics 5509A inclou una interfície de memòria externa (EMIF) que proporciona accés sense connexió a memòries asíncrones com ara EPROM i SRAM, així com a memòries d'alta velocitat i densitat com ara DRAM síncrona. Els perifèrics addicionals inclouen bus sèrie universal (USB), rellotge en temps real, temporitzador de vigilància, interfície multimestre i esclau I2C. Tres ports sèrie amb memòria intermèdia multicanal full-duplex (McBSP) proporcionen una interfície sense connexió a una varietat de dispositius sèrie estàndard de la indústria i comunicació multicanal amb fins a 128 canals habilitats per separat. La interfície de port amfitrió millorada (HPI) és una interfície paral·lela de 16 bits que s'utilitza per proporcionar accés al processador amfitrió a 32K bytes de memòria interna al 5509A. L'HPI es pot configurar en mode multiplexat o no multiplexat per proporcionar una interfície sense connexió a una àmplia varietat de processadors amfitrions. El controlador DMA proporciona moviment de dades per a sis contextos de canal independents sense intervenció de la CPU, proporcionant un rendiment DMA de fins a dues paraules de 16 bits per cicle. També s'inclouen dos temporitzadors d'ús general, fins a vuit pins d'E/S d'ús general (GPIO) dedicats i generació de rellotge de bucle de fase bloquejada digital (DPLL).

El 5509A és compatible amb el guardonat eXpressDSP™ del sector, l'entorn de desenvolupament integrat (IDE) Code Composer Studio™, DSP/BIOS™, l'estàndard d'algoritmes de Texas Instruments i la xarxa de tercers més gran del sector. L'IDE Code Composer Studio inclou eines de generació de codi, com ara un compilador de C i un enllaçador visual, un simulador, RTDX™, controladors de dispositius d'emulació XDS510™ i mòduls d'avaluació. El 5509A també és compatible amb la biblioteca DSP C55x, que inclou més de 50 nuclis de programari fonamentals (filtres FIR, filtres IIR, FFT i diverses funcions matemàtiques), així com biblioteques de suport per a xips i plaques.

El nucli DSP TMS320C55x es va crear amb una arquitectura oberta que permet afegir maquinari específic per a l'aplicació per augmentar el rendiment en algoritmes específics. Les extensions de maquinari del 5509A aconsegueixen l'equilibri perfecte entre el rendiment de funcions fixes i la flexibilitat programable, alhora que aconsegueixen un baix consum d'energia i un cost que tradicionalment ha estat difícil de trobar al mercat dels processadors de vídeo. Les extensions permeten al 5509A oferir un rendiment excepcional del còdec de vídeo amb més de la meitat del seu ample de banda disponible per realitzar funcions addicionals com ara la conversió de l'espai de color, les operacions de la interfície d'usuari, la seguretat, TCP/IP, el reconeixement de veu i la conversió de text a veu. Com a resultat, un únic DSP 5509A pot alimentar la majoria d'aplicacions de vídeo digital portàtils amb marge de processament de sobres. Per obtenir més informació, consulteu la Guia de referència del programador d'extensions de maquinari TMS320C55x per a aplicacions d'imatge/vídeo (número de literatura SPRU098). Per obtenir més informació sobre l'ús de la biblioteca de processament d'imatges DSP, consulteu la guia de referència del programador de la biblioteca de processament d'imatges/vídeos TMS320C55x (número de literatura SPRU037).