XC6SLX75-2FGG484C Matriu de porta programable de camp

• Família Spartan-6:

1. Spartan-6 LX FPGA: lògica optimitzada
2. Spartan-6 LXT FPGA: connectivitat sèrie d'alta velocitat

• Dissenyat per a baix cost

1. Múltiples blocs integrats eficients
2. Selecció optimitzada d'estàndards d'E/S
3. Coixinets esglaonats
4. Paquets de plàstic de gran volum units amb filferro

• Baixa potència estàtica i dinàmica

1. Procés de 45 nm optimitzat per a costos i baixa potència
2. Hiberna el mode d'apagada per obtenir energia zero
3. El mode de suspensió manté l'estat i la configuració amb l'activació de diversos pins i la millora del control
4. Tensió central d'1,0 V de menor potència (LX FPGA, només -1L)
5. Tensió bàsica d'1,2 V d'alt rendiment (FPGA LX i LXT, graus de velocitat -2, -3 i -3N)

• Bancs d'interfície SelectIO™ multivoltatge i multiestàndard

1. Velocitat de transferència de dades de fins a 1.080 Mb/s per E/S diferencial
2. Unitat de sortida seleccionable, fins a 24 mA per pin
3. Estàndards i protocols de 3,3 V a 1,2 VI/O
4. Interfícies de memòria HSTL i SSTL de baix cost
5. Compliment d'intercanvi en calent
6. Velocitats de variació d'E/S ajustables per millorar la integritat del senyal

• Transceptors sèrie GTP d'alta velocitat a les FPGA LXT

1. Fins a 3,2 Gb/s
2. Interfícies d'alta velocitat que inclouen: Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort i XAUI

• Bloc de punt final integrat per a dissenys PCI Express (LXT)
• Suport de tecnologia PCI® de baix cost compatible amb l'especificació de 33 MHz, 32 i 64 bits.
• Eficients rodanxes DSP48A1

1. Processament de senyal i aritmètica d'alt rendiment
2. Multiplicador ràpid de 18 x 18 i acumulador de 48 bits
3. Capacitat de canalització i cascada
4. Pre-sumador per ajudar les aplicacions de filtre

• Blocs de controlador de memòria integrats

1. Suport DDR, DDR2, DDR3 i LPDDR
2. Velocitats de dades de fins a 800 Mb/s (amplada de banda màxima de 12,8 Gb/s)
3. Estructura de bus multiport amb FIFO independent per reduir els problemes de temps de disseny

• Recursos lògics abundants amb capacitat lògica augmentada

1. Registre de torns opcional o suport de RAM distribuïda
2. Les eficients LUT de 6 entrades milloren el rendiment i minimitzen la potència
3. LUT amb xancletes dobles per a aplicacions centrades en canonades

• Bloqueja la memòria RAM amb una àmplia gamma de granularitat

1. Bloc RAM ràpid amb escriptura de bytes activada
2. Blocs de 18 Kb que es poden programar opcionalment com a dos blocs RAM independents de 9 Kb

• Clock Management Tile (CMT) per millorar el rendiment

1. Rellotge flexible i de baix soroll
2. Els gestors de rellotges digitals (DCM) eliminen la distorsió del rellotge i el cicle de treball
3. Phase-Locked Loops (PLL) per a un rellotge de baixa fluctuació
4. Síntesi de freqüències amb multiplicació, divisió i desplaçament de fase simultània
5. Setze xarxes de rellotges globals de baixa inclinació

• Configuració simplificada, suporta estàndards de baix cost

1. Configuració de detecció automàtica de 2 pins
2. Ampli suport SPI de tercers (fins a x4) i NOR flash
3. Flaix de plataforma Xilinx ric amb JTAG
4. Compatibilitat amb MultiBoot per a l'actualització remota amb fluxos de bits múltiples, utilitzant la protecció del gos de vigilància

• Seguretat millorada per a la protecció del disseny

1. Identificador únic d'ADN del dispositiu per a l'autenticació del disseny
2. Xifratge de flux de bits AES als dispositius més grans

• Processament integrat més ràpid amb un processador suau MicroBlaze™ millorat i de baix cost
• Dissenys de referència i IP líders en el sector